處理器體系結(jié)構(gòu)

• 雙核ARM Cortex-A9 MPCore處理器
• 最大頻率達800MHz
• 支持(AMP)對稱多處理（SMP）和非對稱多處理（AMP）
• 每個處理器內(nèi)核包括：
• 32 KB的L1指令高速緩存
• 32 KB的L1數(shù)據(jù)高速緩存
• NEONTM媒體處理引擎
• 單精度和雙精度浮點單元
• 存儲器管理單元(MMU)
• 專用間隔定時器
• 專用看門狗定時器
• 512 KB的共享2級（L2）高速緩存
• 用于緩存一致性的SCU
• 加速器一致性端口（ACP）
• 全局定時器
• 普通中斷控制器
• CoreSight?指令跟蹤

存儲器接口支持

• 多端口SDRAM控制器子系統(tǒng)
• DDR2和DDR3
• LPDDR1和LPDDR2
• 錯誤校正代碼（ECC）
• 閃存控制器
• 帶直接存儲器訪問（DMA）
  和可選ECC的NAND
• 四串行外圍接口(SPI)（NOR）
• 安全數(shù)字（SD）/安全數(shù)字I/O
  (SDIO)/帶DMA的多媒體卡（MMC）

接口外設(shè)

• 兩個帶有DMA的10/100/1000Mbps以太網(wǎng)介質(zhì)訪問控制器（EMAC）
• 兩個支持DMA的USB 2.0 On-The-Go (USB OTG) 控制器
• 四個I2C控制器
• 兩個控制器局域網(wǎng)（CAN）、兩個主SPI、兩個從SPI、UART
• 達71個一般用I/O（GPIO）
  和14個僅輸入引腳

調(diào)試

• IEEE標準1149.1-2001（JTAG）
• CPU調(diào)試訪問端口（DAP）
• 通過高級高性能總線訪問端口（AHB-AP）引導存儲器調(diào)試
• 支持DMA的嵌入式跟蹤路由器（ETR）
• 處理器跟蹤
• 系統(tǒng)總線跟蹤
• 操作系統(tǒng)（OS）跟蹤
• 片上跟蹤存儲

硬核處理器系統(tǒng)

系統(tǒng)外設(shè)

• 四個一般用定時器
• 兩個看門狗定時器
• 8通道DMA控制器
• 用于FPGA配置的FPGA管理器
• 時鐘和復位管理器

片上存儲器

• 64KB片上RAM
• 64KB片上引導ROM

HPS/FPGA接口

• HPS-to-FPGA橋
• 處理器和DMA訪問FPGA外設(shè)
• 可配置32位、64位或128位高級微控制器總線體系結(jié)構(gòu)（AMBA?）高級可擴展接口（AXI?）
• FPGA至HPS橋接
• FPGA主機可訪問處理器子系統(tǒng)外設(shè)
• 可配置32位、64位或128位AMBA AXI接口
• 通過ACP一致性訪問處理器緩存
• FPGA至HPS SDRAM控制器子系統(tǒng)接口
• FPGA訪問DRAM的共享存儲器
• 多達6個主機，4x64位讀和4x64位寫數(shù)據(jù)
• 其他
• FPGA至HPS中斷
• DMA握手接口（可讓FPGA外設(shè)向系統(tǒng)DMA控制器進行模塊級傳輸）
• More than 100Gbps HPS-to-FPGA and FPGA-to-HPS bandwidth